Les travaux présentés ici ont été prévus pour des étudiants de 1° année BTS électronique du lycée Cabanis de Brive. Ca date un peu. On est presque au XXe siècle . Ca sent un peu le vintage par ici.
Ils traitent essentiellement de la synthèse de systèmes séquentiels synchrones en utilisant le formalisme de la machine à états, du VHDL et des circuits logique programmables.
Cours sur la synthèse de systèmes séquentiels synchrones et la machine à états
Présentation, exemple, description d’un système séquentiel (diagramme d’états), Synthèse. Le cours est illustré par un exemple très simple (voir simpliste ?) : un portail de garage.
Un exemple d’application du cours précédent : Questions pour un champion
Synthèse du système de gestion du jeu « Question pour un champion ». On peut ensuite tester le fonctionnement du système sur un simulateur logique.
Initiation au VHDL
Le VHDL par l’exemple. Présentation et prise en main du langage VHDL à l’aide d’exemples très simples en logique combinatoire et logique séquentielle. Mélange de cours, de TD et de TP. La partie TP s’appuie sur une maquette comprenant un 22V10, le logiciel utilisé est le logiciel Warp de Cypress.
Etude de la maquette 22V10
Présentation de la maquette 22V10 utilisée pour les TP sur le VHDL et la synthèse de machine à états. Etude fonctionnelle et structurelle. Inclus : Le schéma structurel complet de la maquette.
Une notice simplifiée du logiciel FSM
Le logiciel Active HDL-FSM ( Inclus dans le Logiciel Warp de Cypress) permet de générer un fichier VHDL à partir d’un diagramme d’état saisi sous forme graphique. On ne s’intéresse ici qu’aux machines de Moore.
Note juin 2022 : je ne sais pas si ce truc existe toujours aujourd’hui !
Application du logiciel FSM
Toujours avec l’application « Questions pour un champion », saisi du diagramme avec FSM, Simulation sur HDL-SIM ( Logiciel Warp Cypress) et test sur une maquette comprenant un 22V10.
Mini projet Machine à état
4 petits sujets ludiques mettant en œuvre des machines à états simples : Chaque binôme/élève doit : concevoir le diagramme d’état, le saisir sur FSM, le simuler, le valider sur une maquette utilisant un 22V10.